Em 6 de novembro, segundo um relatório do veículo de mídia estrangeiro The Information, a principal fundição de wafers TSMC começou recentemente a planejar um esquema de produção para DRAM 3D, e a força direta que impulsiona essa decisão vem de seu maior cliente, a Nvidia. A escassez de memória e o aumento de preços desencadeados pela corrida de poder computacional de IA estão forçando a Nvidia a buscar caminhos de fornecimento além dos três tradicionais gigantes de memória, e a TSMC foi empurrada para a linha de frente.
Se o plano se concretizar, a TSMC entrará ainda mais no campo de fabricação de memória há muito dominado pela Samsung, SK Hynix e Micron, indo além da fundição de chips lógicos e da embalagem avançada. No entanto, com base nas informações disponíveis, isso parece mais um jogo de longo prazo com reservas tecnológicas como carta fundamental, pressão de clientes como catalisador e 2029 como âncora temporal, em vez de um investimento iminente em linha de produção.
A Ansiedade da Nvidia, as Opções da TSMC
O relatório, citando duas pessoas familiarizadas com o assunto, divulgou que a TSMC está considerando expandir seus negócios para o campo da fabricação de chips de memória avançados e, a pedido de seu maior cliente, a Nvidia, iniciou uma avaliação da viabilidade da produção de DRAM 3D. Espera-se que essa medida permita à TSMC ocupar uma parcela maior da cadeia de suprimentos de hardware de IA no futuro.
A DRAM 3D é uma arquitetura de memória que aumenta a capacidade empilhando verticalmente células de memória (em vez do tradicional arranjo horizontal de camada única). Se o plano se concretizar, a TSMC competirá com a Samsung Electronics, a SK Hynix e a Micron, as três fabricantes que há muito dominam o mercado de memória.
As opções específicas da TSMC incluem construir uma nova fábrica dedicada ou adquirir uma planta de semicondutores existente e convertê-la em uma linha de produção de DRAM 3D. O último caminho já tem um precedente — a Micron concluiu a aquisição de uma fábrica de wafers da Powerchip Semiconductor Manufacturing Corp em Taiwan, China, por US$ 1,8 bilhão em março deste ano, e planeja convertê-la para produção de chips de memória avançados.
Vale notar que este plano é liderado por Hsu Kuo-chin, vice-presidente da TSMC responsável pela tecnologia de embalagem avançada. Hsu Kuo-chin atuou anteriormente como presidente da Micron Taiwan, possuindo uma formação composta tanto em fabricação de memória quanto em integração de chips. Esse arranjo implica que a consideração da TSMC sobre o campo de memória não é um capricho passageiro, mas sim que um executivo sênior com experiência no setor está conduzindo a demonstração de viabilidade.
Desde o ano passado, a contínua onda próspera de IA levou a uma escassez severa de chips de memória e a um aumento acentuado nos preços. Para a Nvidia, o fornecimento de memória de alta largura de banda (HBM) necessária para seus chips de IA está altamente concentrado entre Samsung, SK Hynix e Micron. Introduzir a TSMC como potencial fornecedora de um novo tipo de memória é essencialmente buscar um caminho alternativo "do lado da fundição" para o gargalo de memória dos chips de IA.
Sobre esta notícia, a resposta oficial da TSMC manteve sua prudência habitual: não comenta rumores ou especulações de mercado, e enfatiza que a empresa sempre se concentrou em seu negócio principal de fundição de wafers, com o objetivo de se tornar uma fornecedora confiável de tecnologia e capacidade para a indústria global de chips lógicos.
Patentes Primeiro, Roteiro Depois
O acúmulo tecnológico da TSMC em DRAM 3D apresenta um padrão em que "o layout de patentes precede o roteiro oficial".
De acordo com o veículo de mídia coreano Economy Tribune, que foi o primeiro a organizar as ações de patentes da TSMC após a fermentação dos rumores: a TSMC solicitou uma patente nos EUA envolvendo células de DRAM 3D de alta densidade e estruturas de capacitores em 2020, e em 2025 publicou uma patente para uma estrutura de DRAM vertical e método de fabricação.
Além disso, o SemiWiki também mencionou em sua análise que a TSMC solicitou publicamente as patentes US20220359529A1 e US20230240066A1, que descrevem, respectivamente, esquemas de integração para transistores de canal vertical e capacitores empilhados.
Após verificar os bancos de dados de patentes relevantes, o Core Intelligence News soube que a patente US20220359529A1 foi depositada em setembro de 2021 e descreve uma estrutura integrada de transistores de canal vertical com trincheira híbrida e capacitores empilhados, tentando manter capacitância suficiente enquanto reduz a área da célula; a patente US20230240066A1 foi depositada em julho de 2023 e descreve uma estrutura de DRAM vertical e seu método de formação. Seu esquema central é colocar o capacitor diretamente acima de um transistor vertical gate-all-around (GAA) e utilizar a integração back-end-of-line (BEOL) para que as células de memória possam ser empilhadas camada por camada. O pedido também menciona detalhes de design, como uma área de célula de memória de 4F², roteamento de linha de bits em dupla camada para reduzir a capacitância parasita e espaços de ar entre as linhas de palavra.
Além disso, o Core Intelligence News também descobriu que as patentes de 3D DRAM concedidas ou pendentes da TSMC incluem a US11903216B2 (concedida em fevereiro de 2024), que envolve processos de múltiplos padrões para dispositivos de memória tridimensionais; a US20260333663A1 (depositada em julho de 2026), que melhora a densidade de integração e o desempenho por meio de designs de estrutura tridimensional em nível de transistor (como camadas de canal em forma de Ω), evitando ao mesmo tempo a complexidade trazida pela fabricação de capacitores; a US20240381657A1 (depositada em novembro de 2024), cujo arranjo de memória tridimensional descrito é composto por transistores de filme fino (TFTs) com regiões de canal tridimensionais, e os TFTs de canal tridimensional são precisamente um dos caminhos-chave para a realização de DRAM 3D de alta densidade.
No entanto, as divulgações de patentes acima devem ser entendidas como exploração tecnológica, e não como prontidão para produção ou um compromisso comercial com DRAM. Combinar diferentes patentes em uma única arquitetura, ou inferir a partir delas que a TSMC está prestes a produzir em massa DRAM 3D, carece de fundamento.
Contudo, um sinal mais indicativo do que as patentes relacionadas a DRAM 3D vem do próprio roteiro tecnológico da TSMC. Em sua análise do Fórum do Ecossistema OIP da América do Norte de 2026 da TSMC, a Counterpoint Research observou que a TSMC incluiu o DRAM-on-logic em seu roteiro para 2029, com o objetivo de alcançar aproximadamente 3 vezes a largura de banda do HBM5E com um consumo de energia abaixo de 1 pJ/bit.
As implicações técnicas do DRAM-on-logic alinham-se altamente com a DRAM 3D: fabricar células de memória e circuitos lógicos em camadas separadas e depois uni-los verticalmente é precisamente a característica central que distingue a DRAM 3D da DRAM tradicional. Em outras palavras, a vantagem potencial da TSMC em DRAM 3D não está em "fabricar células de memória", mas em "empilhar lógica e memória juntas de maneira de alta densidade e baixo consumo de energia".
A TSMC de fato tem um histórico de produção em massa quando se trata de "empilhar" wafers de memória. De acordo com seu relatório anual, sua tecnologia de empilhamento de wafers de memória de camada única sob seu processo lógico de 55nm entrou em produção em massa estável. No entanto, empilhar wafers de DRAM concluídos e construir células de memória de repetição vertical dentro da matriz de memória são duas coisas diferentes. A TSMC está mais focada na primeira (die lógico de base HBM, empacotamento CoWoS), onde seu papel é de fundição e empacotamento, e tem muito pouca experiência prática na segunda.
A Corrida do DRAM 3D Entre os Três Gigantes da Memória
Se a TSMC realmente entrar na disputa, enfrentará um grupo de concorrentes que já estão na trilha do DRAM 3D há vários anos.
O roteiro da Samsung é o mais claro: transistores de canal vertical 4F² serão usados continuamente ao longo de três gerações de nós, 10a, 10b e 10c, e somente no nó 10d ela mudará para DRAM empilhado 3D. Em fevereiro de 2026, na ISSCC, ela já apresentou um protótipo de DRAM 4F² de 16Gb; o 10a está planejado para concluir o desenvolvimento em 2026, passar por testes de qualidade em 2027 e entrar em produção em massa em 2028. A Samsung concluiu internamente a validação do empilhamento de DRAM 3D de 16 camadas, e no futuro as células de memória e os circuitos periféricos serão fabricados separadamente e depois integrados por meio de ligação híbrida.
A SK Hynix listou o DRAM 3D como uma direção central de P&D para DRAM abaixo de 10 nanômetros, e na VLSI 2025 seu CTO lançou pessoalmente a plataforma de porta vertical 4F² e o roteiro do DRAM 3D.
A Micron, após avaliar a tecnologia 4F² por mais de vinte anos, concluiu que "não há benefício prático ao longo dessa direção" e, portanto, planeja pular o 4F² e contar com a continuidade da arquitetura 6F² para durar até o DRAM 3D amadurecer. A Micron colocou o DRAM 3D em seu planejamento tecnológico entre os nós 1ζ (1-zeta) e 1η (1-eta). No entanto, a Micron enfatiza especificamente que o DRAM 3D é, na verdade, uma rota de P&D paralela, e não um plano estabelecido para substituir imediatamente o DRAM tradicional em um determinado nó.
O que esses três grandes fabricantes de DRAM têm em comum é: sua experiência de engenharia acumulada na fabricação de DRAM, controle de rendimento, otimização de custos e ramp-up de capacidade são coisas que a TSMC terá dificuldade em replicar no curto prazo. A estrutura de empilhamento vertical do DRAM 3D aumenta ainda mais a complexidade de fabricação; por exemplo, quanto mais camadas empilhadas houver, maior o risco de rendimento nas etapas de gravação, deposição e ligação. Se a TSMC construir linhas de produção do zero, poderá levar vários anos desde a instalação dos equipamentos até a produção em massa estável.
Além disso, a forte ciclicidade da indústria de memória é outra preocupação. Historicamente, a escassez de memória frequentemente leva os fabricantes a correr para a expansão de capacidade, e quando a nova capacidade entra em operação, a demanda pode já ter recuado. Como uma empresa de fundição cuja margem bruta permaneceu acima de 50% por muito tempo, se a TSMC está disposta a arcar com as potenciais flutuações severas de lucro do negócio de memória permanece incerto. Além disso, os preços de memória sempre foram altamente voláteis, construir novas fábricas exige capital enorme, e a capacidade pode levar anos para chegar ao mercado; se a TSMC finalmente implementará o plano ainda não foi decidido.
Conclusão:
Para a TSMC, o curso de ação mais sábio pode não ser se tornar o quarto fabricante de memória, mas sim usar suas capacidades de "lógica + empacotamento" para se tornar um integrador indispensável na era do DRAM 3D. Em outras palavras, as células de memória podem ser fabricadas por terceiros, mas unir memória e lógica com o menor consumo de energia e a maior largura de banda é algo que a TSMC faz melhor do que qualquer um. Quanto a se ela está disposta a dar mais um passo em frente pela Nvidia e realmente entrar na fabricação de DRAM 3D, isso ainda está para ser visto.
Este artigo vem da conta pública do WeChat: Core Intelligence News , editor: Core Intelligence News - Langkejian, autor: Core Intelligence News Langkejian
