6 listopada, według raportu zagranicznego medium The Information, wiodąca odlewnia waferów TSMC niedawno rozpoczęła planowanie schematu produkcji 3D DRAM, a bezpośrednią siłą napędową tej decyzji jest jej największy klient, Nvidia. Niedobór pamięci i gwałtowny wzrost cen wywołane wyścigiem o moc obliczeniową AI zmuszają Nvidię do poszukiwania ścieżek dostaw poza trzema tradycyjnymi gigantami pamięci, a TSMC zostało wypchnięte na pierwszy plan.
Jeśli plan się zmaterializuje, TSMC wkroczy dalej w dziedzinę produkcji pamięci od dawna zdominowaną przez Samsunga, SK Hynix i Micron, wychodząc poza odlewnictwo chipów logicznych i zaawansowane pakowanie. Jednakże, opierając się na dostępnych informacjach, wygląda to bardziej na długoterminową grę z rezerwami technologicznymi jako kartą bazową, presją klientów jako katalizatorem i rokiem 2029 jako kotwicą czasową, a nie na nieuchronną inwestycję w linię produkcyjną.
Niepokój Nvidii, opcje TSMC
Raport, powołując się na dwie osoby zaznajomione ze sprawą, ujawnił, że TSMC rozważa rozszerzenie swojej działalności na dziedzinę produkcji zaawansowanych chipów pamięci i na prośbę swojego największego klienta Nvidii rozpoczęło ocenę wykonalności produkcji 3D DRAM. Ten krok ma umożliwić TSMC zajęcie większego udziału w łańcuchu dostaw sprzętu AI w przyszłości.
3D DRAM to architektura pamięci, która zwiększa pojemność poprzez pionowe układanie komórek pamięci (a nie tradycyjny poziomy układ jednowarstwowy). Jeśli plan się zmaterializuje, TSMC będzie konkurować z Samsung Electronics, SK Hynix i Micron, trzema producentami, którzy od dawna dominują na rynku pamięci.
Konkretne opcje TSMC obejmują budowę dedykowanej nowej fabryki lub przejęcie istniejącej fabryki półprzewodników i przekształcenie jej w linię produkcyjną 3D DRAM. Ta druga ścieżka ma już precedens—Micron zakończył przejęcie fabryki waferów Powerchip Semiconductor Manufacturing Corp na Tajwanie w Chinach za 1,8 miliarda dolarów w marcu tego roku i planuje przekształcić ją do produkcji zaawansowanych chipów pamięci.
Warto zauważyć, że ten plan jest kierowany przez Hsu Kuo-chin, wiceprezesa TSMC odpowiedzialnego za technologię zaawansowanego pakowania. Hsu Kuo-chin pełnił wcześniej funkcję przewodniczącego Micron Taiwan, posiadając złożone doświadczenie zarówno w produkcji pamięci, jak i integracji chipów. Ten układ sugeruje, że rozważania TSMC dotyczące dziedziny pamięci nie są chwilowym kaprysem, lecz że doświadczony kadry kierownicza z doświadczeniem branżowym kieruje demonstracją wykonalności.
Od zeszłego roku utrzymująca się fala AI doprowadziła do poważnego niedoboru chipów pamięci i gwałtownego wzrostu cen. Dla Nvidii dostawy pamięci o wysokiej przepustowości (HBM) wymaganych dla jej chipów AI są wysoce skoncentrowane wśród Samsunga, SK Hynix i Micron. Wprowadzenie TSMC jako potencjalnego dostawcy nowego typu pamięci jest zasadniczo poszukiwaniem „odlewniczej” alternatywnej ścieżki dla wąskiego gardła pamięci chipów AI.
W odniesieniu do tej wiadomości oficjalna odpowiedź TSMC zachowała swoją zwyczajową ostrożność: firma nie komentuje plotek rynkowych ani spekulacji i podkreśla, że zawsze koncentrowała się na swojej podstawowej działalności odlewniczej waferów, z celem stania się zaufanym dostawcą technologii i mocy produkcyjnych dla globalnego przemysłu chipów logicznych.
Najpierw patenty, później roadmapa
Nagromadzenie technologiczne TSMC w 3D DRAM przedstawia wzorzec, w którym „układ patentowy wyprzedza oficjalną roadmapę”.
Według koreańskiego medium Economy Tribune, które jako pierwsze uporządkowało działania patentowe TSMC po fermentacji plotek: TSMC złożyło wniosek o patent amerykański dotyczący komórek 3D DRAM o wysokiej gęstości i struktur kondensatorów w 2020 roku, a w 2025 roku opublikowało patent na pionową strukturę DRAM i metodę produkcji.
Ponadto SemiWiki wspomniało również w swojej analizie, że TSMC publicznie złożyło wnioski patentowe US20220359529A1 i US20230240066A1, które odpowiednio opisują schematy integracji tranzystorów z pionowym kanałem i kondensatorów warstwowych.
Po zweryfikowaniu odpowiednich baz danych patentowych Core Intelligence News dowiedział się, że patent US20220359529A1 został złożony we wrześniu 2021 r. i opisuje zintegrowaną strukturę tranzystorów z pionowym kanałem z hybrydowymi rowkami i kondensatorami warstwowymi, próbując utrzymać wystarczającą pojemność przy jednoczesnym zmniejszeniu zajmowanej powierzchni komórki; patent US20230240066A1 został złożony w lipcu 2023 r. i opisuje pionową strukturę DRAM oraz sposób jej tworzenia. Jego głównym rozwiązaniem jest umieszczenie kondensatora bezpośrednio nad pionowym tranzystorem z bramką otaczającą (GAA) i wykorzystanie integracji back-end-of-line (BEOL), dzięki czemu komórki pamięci można układać warstwa po warstwie. Wniosek wspomina również o szczegółach konstrukcyjnych, takich jak zajmowana powierzchnia komórki pamięci 4F², dwuwarstwowe trasowanie linii bitowych w celu zmniejszenia pojemności pasożytniczej oraz szczeliny powietrzne między liniami słów.
Ponadto Core Intelligence News odkrył również, że przyznane lub oczekujące patenty TSMC dotyczące 3D DRAM obejmują US11903216B2 (przyznany w lutym 2024 r.), który dotyczy procesów wielokrotnego wzorowania dla trójwymiarowych urządzeń pamięci; US20260333663A1 (złożony w lipcu 2026 r.), który poprawia gęstość integracji i wydajność dzięki projektom trójwymiarowych struktur na poziomie tranzystora (takich jak warstwy kanału w kształcie Ω), jednocześnie unikając złożoności wynikającej z produkcji kondensatorów; US20240381657A1 (złożony w listopadzie 2024 r.), którego opisana trójwymiarowa macierz pamięci składa się z tranzystorów cienkowarstwowych (TFT) z trójwymiarowymi obszarami kanału, a trójwymiarowe TFT z kanałem są właśnie jedną z kluczowych ścieżek realizacji wysokogęstościowego 3D DRAM.
Jednak powyższe ujawnienia patentowe należy rozumieć jako eksplorację technologiczną, a nie gotowość produkcyjną lub komercyjne zobowiązanie dotyczące DRAM. Łączenie różnych patentów w jedną architekturę lub wyciąganie z nich wniosku, że TSMC wkrótce rozpocznie masową produkcję 3D DRAM, nie ma podstaw.
Jednak sygnał bardziej orientacyjny niż patenty związane z 3D DRAM pochodzi z własnej mapy drogowej technologii TSMC. W swojej analizie forum ekosystemu OIP TSMC w Ameryce Północnej w 2026 r. Counterpoint Research zauważył, że TSMC uwzględniło DRAM-on-logic w swojej mapie drogowej na 2029 r., z celem osiągnięcia około 3-krotności przepustowości HBM5E przy zużyciu energii poniżej 1 pJ/bit.
Implikacje techniczne DRAM-on-logic są wysoce zgodne z 3D DRAM: wytwarzanie komórek pamięci i obwodów logicznych w oddzielnych warstwach, a następnie pionowe ich łączenie, jest właśnie cechą kluczową odróżniającą 3D DRAM od tradycyjnego DRAM. Innymi słowy, potencjalna przewaga TSMC w 3D DRAM nie polega na „wytwarzaniu komórek pamięci”, ale na „łączeniu logiki i pamięci razem w sposób o wysokiej gęstości i niskim zużyciu energii”.
TSMC rzeczywiście ma udokumentowane doświadczenie w masowej produkcji, jeśli chodzi o „układanie w stos” waferów pamięci. Zgodnie z raportem rocznym, jego technologia układania w stos jednowarstwowych waferów pamięci w ramach procesu logicznego 55nm weszła do stabilnej masowej produkcji. Jednak układanie w stos gotowych waferów DRAM i budowanie pionowo powtarzających się komórek pamięci wewnątrz matrycy pamięci to dwie różne rzeczy. TSMC jest bardziej skupione na tym pierwszym (HBM base logic die, pakowanie CoWoS), gdzie jego rola to foundry i pakowanie, a w tym drugim ma bardzo mało praktycznego doświadczenia.
Wyścig 3D DRAM wśród trzech gigantów pamięci
Jeśli TSMC naprawdę wejdzie do gry, stanie w obliczu grupy konkurentów, którzy już od kilku lat biegną na torze 3D DRAM.
Mapa drogowa Samsunga jest najjaśniejsza: tranzystory z pionowym kanałem 4F² będą stosowane nieprzerwanie przez trzy generacje węzłów, 10a, 10b i 10c, a dopiero w węźle 10d firma przejdzie na 3D stacked DRAM. W lutym 2026 na ISSCC zaprezentowała już prototyp 16Gb 4F² DRAM; 10a ma zakończyć rozwój w 2026 roku, przejść testy jakości w 2027 roku i wejść do masowej produkcji w 2028 roku. Samsung wewnętrznie zakończył walidację 16-warstwowego układania w stos 3D DRAM, a w przyszłości komórki pamięci i obwody peryferyjne będą produkowane oddzielnie, a następnie integrowane poprzez hybrydowe wiązanie.
SK Hynix wymienił 3D DRAM jako główny kierunek badań i rozwoju dla DRAM poniżej 10 nanometrów, a na VLSI 2025 jego CTO osobiście zaprezentował platformę pionowej bramki 4F² oraz mapę drogową 3D DRAM.
Micron, po ponad dwudziestu latach oceny technologii 4F², doszedł do wniosku, że „w tym kierunku nie ma praktycznych korzyści”, i dlatego planuje pominąć 4F² i polegać na ciągłości architektury 6F², aby przetrwać do momentu dojrzałości 3D DRAM. Micron umieścił 3D DRAM w swoim planowaniu technologicznym pomiędzy węzłami 1ζ (1-zeta) i 1η (1-eta). Jednak Micron szczególnie podkreśla, że 3D DRAM jest w rzeczywistości równoległą ścieżką badawczo-rozwojową, a nie ustalonym planem natychmiastowego zastąpienia tradycyjnego DRAM w określonym węźle.
To, co łączy tych trzech głównych producentów DRAM, to: ich zgromadzone doświadczenie inżynieryjne w produkcji DRAM, kontroli wydajności, optymalizacji kosztów i zwiększaniu mocy produkcyjnych to rzeczy, które TSMC będzie trudno odtworzyć w krótkim terminie. Pionowa struktura układania w stos 3D DRAM dodatkowo zwiększa złożoność produkcji; na przykład im więcej warstw jest ułożonych w stos, tym wyższe ryzyko wydajności w etapach trawienia, osadzania i wiązania. Jeśli TSMC zbuduje linie produkcyjne od zera, może to zająć kilka lat od instalacji sprzętu do stabilnej masowej produkcji.
Ponadto silna cykliczność branży pamięci to kolejny problem. Historycznie niedobory pamięci często skłaniały producentów do pośpiesznego rozszerzania mocy produkcyjnych, a zanim nowe moce produkcyjne zostały uruchomione, popyt mógł już spaść. Jako firma foundry, której marża brutto od dawna utrzymuje się powyżej 50%, czy TSMC jest skłonne ponieść potencjalnie poważne wahania zysków w biznesie pamięci, pozostaje niepewne. Co więcej, ceny pamięci zawsze były bardzo zmienne, budowa nowych fabów wymaga ogromnego kapitału, a moce produkcyjne mogą potrzebować lat, aby trafić na rynek; czy TSMC ostatecznie zrealizuje ten plan, nie zostało jeszcze rozstrzygnięte.
Wnioski:
Dla TSMC najmądrzejszym krokiem może nie być zostanie czwartym producentem pamięci, lecz wykorzystanie swoich zdolności „logika + pakowanie”, aby stać się niezbędnym integratorem w erze 3D DRAM. Innymi słowy, komórki pamięci mogą być produkowane przez strony trzecie, ale połączenie pamięci i logiki razem przy najniższym zużyciu energii i najwyższej przepustowości to coś, w czym TSMC jest lepsze niż ktokolwiek inny. Co do tego, czy jest skłonne zrobić kolejny krok naprzód dla Nvidii i naprawdę wejść do produkcji 3D DRAM, to pozostaje do zobaczenia.
Ten artykuł pochodzi z publicznego konta WeChat: Core Intelligence News , redaktor: Core Intelligence News - Langkejian, autor: Core Intelligence News Langkejian
