6 листопада, за повідомленням іноземного медіа-видання The Information, провідний виробник пластин TSMC нещодавно розпочав планування виробничої схеми для 3D DRAM, і безпосередньою рушійною силою цього рішення є його найбільший клієнт Nvidia. Дефіцит пам'яті та різке зростання цін, спричинені гонкою за обчислювальні потужності ШІ, змушують Nvidia шукати шляхи постачання поза трьома традиційними гігантами пам'яті, і TSMC було виштовхнуто на передній план.
Якщо план буде реалізовано, TSMC додатково вийде на поле виробництва пам'яті, яке довго домінували Samsung, SK Hynix і Micron, вийшовши за межі контрактного виробництва логічних чіпів і передового пакування. Однак, виходячи з наявної інформації, це виглядає радше як довгострокова гра з технологічними резервами як базовою картою, тиском клієнтів як каталізатором і 2029 роком як часовим орієнтиром, а не як неминучі інвестиції у виробничу лінію.
Тривога Nvidia, варіанти TSMC
У звіті, посилаючись на двох обізнаних осіб, розкрито, що TSMC розглядає можливість розширення свого бізнесу в сферу виробництва передових чіпів пам'яті і на прохання свого найбільшого клієнта Nvidia розпочала оцінку здійсненності виробництва 3D DRAM. Очікується, що цей крок дозволить TSMC зайняти більшу частку в ланцюжку постачання апаратного забезпечення ШІ в майбутньому.
3D DRAM — це архітектура пам'яті, яка збільшує ємність шляхом вертикального нашарування комірок пам'яті (а не традиційного горизонтального одношарового розташування). Якщо план буде реалізовано, TSMC конкуруватиме з Samsung Electronics, SK Hynix і Micron — трьома виробниками, які довго домінували на ринку пам'яті.
Конкретні варіанти TSMC включають будівництво спеціалізованого нового заводу або придбання існуючого напівпровідникового заводу та переобладнання його у виробничу лінію 3D DRAM. Останній шлях уже має прецедент — Micron завершила придбання фабрики пластин Powerchip Semiconductor Manufacturing Corp у Тайвані, Китай, за 1,8 млрд доларів у березні цього року і планує переобладнати її для виробництва передових чіпів пам'яті.
Варто зазначити, що цей план очолює Хсу Куо-чін, віце-президент TSMC, відповідальний за технологію передового пакування. Хсу Куо-чін раніше обіймав посаду голови Micron Taiwan, маючи складний досвід як у виробництві пам'яті, так і в інтеграції чіпів. Таке призначення означає, що розгляд TSMC сфери пам'яті не є мимолітнім бажанням, а скоріше демонстрацію здійсненності рухає досвідчений керівник з галузевим досвідом.
З минулого року хвиля ШІ, що продовжує зростати, призвела до серйозного дефіциту чіпів пам'яті та різкого зростання цін. Для Nvidia постачання високошвидкісної пам'яті (HBM), необхідної для її чіпів ШІ, сильно сконцентроване серед Samsung, SK Hynix і Micron. Залучення TSMC як потенційного постачальника нового типу пам'яті по суті є пошуком альтернативного шляху «з боку виробництва» для подолання вузького місця пам'яті чіпів ШІ.
Щодо цієї новини офіційна відповідь TSMC зберегла звичну обережність: компанія не коментує ринкові чутки чи спекуляції та наголошує, що завжди зосереджувалася на своєму основному бізнесі контрактного виробництва пластин, маючи на меті стати надійним постачальником технологій і потужностей для світової індустрії логічних чіпів.
Спочатку патенти, дорожня карта пізніше
Технологічні напрацювання TSMC у 3D DRAM демонструють модель, у якій «патентне розміщення передує офіційній дорожній карті».
Згідно з південнокорейським медіа Economy Tribune, яке першим упорядкувало патентні дії TSMC після поширення чуток: TSMC подала заявку на американський патент, що стосується високощільних комірок 3D DRAM і структур конденсаторів, у 2020 році, а в 2025 році опублікувала патент на вертикальну структуру DRAM і метод виробництва.
Крім того, SemiWiki також згадав у своєму аналізі, що TSMC публічно подала патенти US20220359529A1 і US20230240066A1, які відповідно описують схеми інтеграції вертикальних транзисторів з каналом і багатошарових конденсаторів.
Після перевірки відповідних патентних баз даних Core Intelligence News дізнався, що патент US20220359529A1 було подано у вересні 2021 року, і він описує інтегровану структуру вертикальних канальних транзисторів з гібридними траншейними та стековими конденсаторами, що має на меті зберегти достатню ємність при зменшенні площі комірки; патент US20230240066A1 було подано у липні 2023 року, і він описує вертикальну структуру DRAM та спосіб її формування. Його основна схема полягає в розміщенні конденсатора безпосередньо над вертикальним транзистором із загальним затвором (GAA) та використанні інтеграції на рівні бек-енд-оф-лайн (BEOL), щоб комірки пам'яті могли накладатися шар за шаром. У заявці також згадуються такі деталі конструкції, як площа комірки пам'яті 4F², дворівнева розводка бітових ліній для зменшення паразитної ємності та повітряні зазори між лініями слів.
Крім того, Core Intelligence News також виявив, що видані або подані патенти TSMC на 3D DRAM включають US11903216B2 (виданий у лютому 2024 року), який стосується процесів багаторазового структурування для тривимірних пристроїв пам'яті; US20260333663A1 (поданий у липні 2026 року), який покращує щільність інтеграції та продуктивність завдяки тривимірним структурам на рівні транзисторів (таким як канальні шари Ω-подібної форми), одночасно уникаючи складності, спричиненої виготовленням конденсаторів; US20240381657A1 (поданий у листопаді 2024 року), описаний тривимірний масив пам'яті якого складається з тонкоплівкових транзисторів (TFT) з тривимірними канальними областями, а тривимірні канальні TFT є саме одним із ключових шляхів до реалізації високощільної 3D DRAM.
Однак наведені вище патентні розкриття слід розуміти як технологічні дослідження, а не як готовність до виробництва чи комерційне зобов'язання щодо DRAM. Об'єднання різних патентів в єдину архітектуру або висновок на їх основі про те, що TSMC ось-ось почне масове виробництво 3D DRAM, не має підстав.
Однак більш показовий сигнал, ніж патенти, пов'язані з 3D DRAM, походить від власної технологічної дорожньої карти TSMC. У своєму аналізі Форуму екосистеми OIP TSMC у Північній Америці 2026 року Counterpoint Research зазначила, що TSMC включила DRAM-on-logic до своєї дорожньої карти на 2029 рік з метою досягти приблизно в 3 рази більшої пропускної здатності, ніж HBM5E, при енергоспоживанні нижче 1 пДж/біт.
Технічні наслідки DRAM-on-logic значною мірою збігаються з 3D DRAM: виготовлення комірок пам'яті та логічних схем в окремих шарах і потім їх вертикальне з'єднання — це саме та основна особливість, яка відрізняє 3D DRAM від традиційної DRAM. Іншими словами, потенційна перевага TSMC у 3D DRAM полягає не в «виготовленні комірок пам'яті», а в «з'єднанні логіки та пам'яті разом у високощільний, низькосприживаний спосіб».
TSMC справді має досвід масового виробництва, коли йдеться про «нашарування» пластин пам'яті. Згідно з її річним звітом, технологія нашарування одношарових пластин пам'яті в рамках її 55-нм логічного процесу вже вийшла на стабільне масове виробництво. Однак нашарування готових пластин DRAM і побудова вертикально повторюваних комірок пам'яті всередині масиву пам'яті — це дві різні речі. TSMC більше зосереджена на першому (базовий логічний кристал HBM, упаковка CoWoS), де її роль полягає в ливарному виробництві та упаковці, і вона має дуже мало практичного досвіду в другому.
Гонка 3D DRAM серед трьох гігантів пам'яті
Якщо TSMC справді вступить у боротьбу, вона зіткнеться з групою конкурентів, які вже кілька років працюють на треку 3D DRAM.
Дорожня карта Samsung є найчіткішою: транзистори з вертикальним каналом 4F² використовуватимуться безперервно протягом трьох поколінь вузлів — 10a, 10b і 10c, і лише на вузлі 10d вона перейде до 3D-нашарування DRAM. У лютому 2026 року на ISSCC вона вже продемонструвала прототип 16Gb 4F² DRAM; 10a планується завершити розробку у 2026 році, пройти перевірку якості у 2027 році та вийти на масове виробництво у 2028 році. Samsung внутрішньо завершила валідацію 16-шарового 3D-нашарування DRAM, і в майбутньому комірки пам'яті та периферійні схеми виготовлятимуться окремо, а потім інтегруватимуться за допомогою гібридного з'єднання.
SK Hynix включила 3D DRAM до числа ключових напрямків досліджень і розробок для DRAM з техпроцесом менше 10 нанометрів, і на VLSI 2025 її технічний директор особисто представив платформу вертикального затвора 4F² та дорожню карту 3D DRAM.
Micron, після понад двадцяти років оцінки технології 4F², дійшла висновку, що «в цьому напрямку немає практичної вигоди», і тому планує пропустити 4F² та покладатися на безперервність архітектури 6F², щоб протриматися до дозрівання 3D DRAM. Micron розмістила 3D DRAM у своєму технологічному плануванні між вузлами 1ζ (1-дзета) та 1η (1-ета). Однак Micron особливо наголошує, що 3D DRAM насправді є паралельним маршрутом досліджень і розробок, а не встановленим планом негайно замінити традиційну DRAM на певному вузлі.
Спільним для цих трьох великих виробників DRAM є те, що їхній накопичений інженерний досвід у виробництві DRAM, контролі виходу придатного, оптимізації витрат і нарощуванні потужностей — це те, що TSMC буде важко відтворити в короткостроковій перспективі. Вертикальна структура нашарування 3D DRAM додатково підвищує складність виробництва; наприклад, чим більше шарів нашарування, тим вищий ризик виходу придатного на етапах травлення, осадження та з'єднання. Якщо TSMC будуватиме виробничі лінії з нуля, це може зайняти кілька років від встановлення обладнання до стабільного масового виробництва.
Крім того, сильною циклічністю галузі пам'яті є ще один привід для занепокоєння. Історично дефіцит пам'яті часто спонукав виробників кидатися до розширення потужностей, і до моменту введення нових потужностей в експлуатацію попит міг уже впасти. Як ливарна компанія, чия валовий прибуток довгий час залишається вище 50%, чи готова TSMC нести потенційно серйозні коливання прибутку в бізнесі пам'яті, залишається невизначеним. Більше того, ціни на пам'ять завжди були дуже мінливими, будівництво нових фабрик вимагає величезного капіталу, а потужності можуть вийти на ринок лише через роки; чи зрештою TSMC реалізує план, ще не вирішено.
Висновок:
Для TSMC наймудрішим курсом дій може бути не стати четвертим виробником пам'яті, а натомість використати свої можливості «логіка + упаковка», щоб стати незамінним інтегратором в епоху 3D DRAM. Іншими словами, комірки пам'яті можуть виготовлятися третіми сторонами, але з'єднати пам'ять і логіку разом із найнижчим енергоспоживанням і найвищою пропускною здатністю — це те, що TSMC робить краще за будь-кого іншого. Щодо того, чи готова вона зробити ще один крок уперед для Nvidia і справді увійти у виробництво 3D DRAM, це ще належить побачити.
Ця стаття походить з публічного акаунта WeChat: Core Intelligence News , редактор: Core Intelligence News - Langkejian, автор: Core Intelligence News Langkejian
